
过去几年,摩尔定律已经转向先进封装技术,但这种方法的局限性现在才逐渐显现出来。
人工智能和高性能计算的设计规模越来越大,结构越来越复杂,这使得封装力学和工艺控制不再仅仅成为衡量互连密度的瓶颈,而是成为下一个挑战。随着结构变得更薄、更大、更异质,翘曲、玻璃脆性、混合键合良率、临时键合偏差和基板限制等问题也变得越来越难以控制。
这些问题是今年 iMAPS 大会上反复出现的主题,并在最近的采访中也多次提及,所有问题都指向同一个结论——包装行业正在进入一个阶段,在这个阶段,机械和工艺控制问题正在使持续扩大规模变得复杂。
这一点至关重要,因为封装如今在系统性能中扮演着越来越重要的角色。过去那种将先进人工智能系统架构视为封装只是包裹着真正创新核心的被动外壳的做法已经行不通了。电源传输、散热、互连密度、基板特性以及工艺流程等因素都会影响系统的构建方式以及经济高效的生产方式。
“如今真正驱动性能的不是每个 GPU 的浮点运算次数、万亿次浮点运算次数或千万亿次浮点运算次数,而是系统架构和整个系统的性能,”NVIDIA 高级技术集团总监 Sandeep Razdan 在 iMAPS 的主题演讲中说道。
一旦系统架构成为性能驱动因素,封装就不再是下游实现细节,而是性能等式的一部分。基板、载体、键合界面、热路径,甚至工艺步骤的执行顺序都变得更加重要。
这些因素紧密相连。翘曲会影响夹持和对准。对准会影响粘合良率。玻璃可以提高平整度和尺寸稳定性,但也会引入脆性并导致不同的失效模式。背面加工的减薄取决于临时粘合材料、研磨均匀性和干净的脱粘。即使是基板短缺也只是部分供应问题。它们也反映了更广泛的不确定性,即哪些平台在机械、电气和经济方面仍然能够满足先进人工智能封装的需求。
翘曲问题成为焦点
翘曲或许是解决问题的最佳切入点,因为它潜藏在许多其他问题的根源之中。它并非只是组装后期才会出现的小麻烦。更多时候,它是堆叠结构从一开始就存在的材料和结构不平衡的最终显现。随着封装尺寸的增大、有机材料上硅层的增多,以及更多具有不同热学和机械性能的层被推进日益复杂的工艺流程,这些不平衡会变得更加严重。
“面板翘曲的根本原因在于叠层中热机械热膨胀系数(CTE)不匹配和刚度不平衡,”Brewer Science公司先进半导体封装战略技术专家Hamed Gholami Derami表示。“同一叠层中使用了几种不同类型的聚合物,它们的玻璃化转变温度(Tg)各不相同。任何一种材料的玻璃化转变温度一旦超过,就会导致模量急剧下降,热膨胀系数(CTE)增大,从而加剧翘曲。影响面板翘曲的其他因素还包括层厚(与翘曲直接相关)、聚合物固化收缩(导致残余应力并加剧翘曲)以及叠层中的铜/金属密度(铜含量越高,翘曲越大)。”
这意味着先进封装不再是由少数几种材料构成、相互作用相对可预测的相对简单的结构,而是机械不对称的系统。不同的层会以不同的方式膨胀、软化、收缩和储存应力。堆叠结构在某一温度下可能看起来很稳定,但在另一个温度下却可能变得不稳定。改善一种材料的固化步骤可能会导致另一种材料的变形。富铜区域虽然可以提高电气性能,但可能会改变刚度平衡并增加变形。当封装尺寸增大、对准精度要求降低时,这种影响会变得更加显著。
“在封装领域,这简直是最糟糕的情况,”安靠公司芯片/FCBGA集成副总裁Mike Kelly说道。“你先用高热膨胀系数的有机基板,然后在上面放很多低热膨胀系数的硅片。这样一来,基板的材质就不平衡了,加热后肯定不会平整。”
这就是为什么在各种会议上,面板级工艺和玻璃级工艺的讨论经常重叠的原因。随着组件尺寸的增大,晶圆级工艺的经济性和良率优势逐渐减弱,从而促使人们更加关注面板级工艺。
Synopsys首席产品经理Lang Lin表示: “玻璃与硅是完全不同的材料,其制造工艺也截然不同。玻璃面板尺寸越大,翘曲就越明显。如今我们谈论的是微米级的翘曲,但玻璃的翘曲程度可能更大。在涉及玻璃面板的半导体封装工艺中,翘曲和残余应力是会累积的。”
在iMAPS的演讲中,无论直接讨论的是扇出型芯片、玻璃载体还是更先进的芯片堆叠技术,都反复出现这种担忧。在大尺寸和小间距的情况下,曾经可以通过工艺调整来纠正的轻微弯曲,现在却可能引发一系列问题,包括对准问题、操作困难和良率下降。
“我们会事先进行一定程度的建模来模拟翘曲,然后可以通过一些手段来控制翘曲,”安靠晶圆服务业务部高级经理Knowlton Olmstead说道。“在组装过程中,可以容忍一定程度的翘曲,但如果翘曲过大,则会导致问题。”
翘曲不仅仅是模拟结果或材料科学的抽象概念。在某种程度上,它简化为结构是否还能保持、对齐并可重复加工的问题。
玻璃解决了一些问题,
但也带来了其他问题
翘曲是玻璃不断成为先进封装工艺中面板选项的主要原因之一。从理论上讲,它具有许多吸引人的特性。它平整、尺寸稳定,并且比许多有机材料更能与硅相匹配。作为载体,它还为脱粘和对准提供了有用的光学选择。
“玻璃非常稳定且平整,”日月光电子工程项目经理Wiwy Wudjud表示,“它的热膨胀系数与硅晶圆的热膨胀系数非常接近。因此,使用玻璃载体可以显著减少工艺过程中的翘曲。”
更平坦的结构更容易实现精确键合。与硅更接近的热匹配可以减少主要应力来源之一。对于细间距工艺,这两点都能直接提高对准精度和工艺重复性。玻璃还具有透明性,这使其在光学对准以及依赖紫外或激光脱键的载体应用中极具吸引力。
但玻璃并非消除机械问题,而是转移了这些问题。虽然它能减少翘曲,但却引入了一种更脆的材料,其失效模式不同,且对操作不当的容忍度更低。随着玻璃载体尺寸的增大以及在先进封装工艺中应用的日益广泛,边缘损伤、碎裂、微裂纹和工艺引起的缺陷变得越来越难以忽视。
“玻璃载体不再是一种替代材料,”Wudjud在iMAPS会议上表示。“它有很多优点,但玻璃本身性质脆性较大,这会带来可靠性问题,尤其是在晶圆边缘(最薄弱的环节)容易出现裂纹和微裂纹。”
材料可能表面平整、性质稳定且导热性能优异,但仍可能以难以早期检测的方式失效。边缘损伤、微裂纹和累积性操作缺陷在材料对局部损伤的容忍度较低时尤为重要。如果载体被回收再利用,问题会更加严重,因为微小缺陷会随着时间的推移而扩展,在出现更明显的失效之前降低材料的韧性。
日月光在iMAPS展会上重点讨论了这个问题,强调传统方法并不总是能很好地捕捉到玻璃边缘损伤。该公司甚至开发了一种摆锤冲击试验,用于在更接近实际搬运和包装应力的条件下评估边缘韧性。
“最薄弱的环节在边缘,”Wudjud说。“像玻璃这样的脆性材料,其失效往往从边缘开始,而传统的测试方法并不能完全反映边缘相关的损伤或真实的使用条件。”
随着间距缩小,
混合键合的难度也随之增加
混合键合通常被视为密度缩减的必然趋势,在很多方面确实如此。它能够提供更紧密的芯片间集成所需的互连密度和电气性能,尤其是在人工智能和高性能计算架构不断追求更小空间内更高带宽的情况下。但随着间距缩小,制造挑战也在发生变化。在大间距下,良率仍然会受到缺陷和污染的严重影响。而在小间距下,应力开始占据主导地位,其影响方式更不易察觉,也更难控制。
“对于间距大于 5 微米的工艺,良率主要由缺陷决定,”Brewer Science公司的Derami说道。“然而,随着间距的缩小,良率逐渐过渡到应力驱动阶段,在间距小于 2 到 3 微米时,良率主要由应力驱动。这主要是由于较小间距下铜密度较高,导致铜膨胀和介电约束引起的机械应力增加。”
这种区别至关重要,因为它改变了混合键合的动态特性。污染和形貌控制仍然至关重要,但一旦铜密度增加,界面受到的机械约束增强,封装就会面临另一类问题。应力成为主要失效物理机制的一部分,这意味着它不再仅仅是清洁度之后的次要因素。因此,随着间距的不断缩小,缺陷控制方面的改进可能不足以维持良率。
“铜混合键合对任何类型的颗粒污染都极其敏感,因为它本质上是玻璃与玻璃之间的界面,”Kelly说。“由于没有有机物合规要求,所以只需要一个纳米级的颗粒,就足以将玻璃层剥离,并损坏晶圆上的大量单元。”
在柔性较好的结构中,局部微小缺陷可能被部分吸收或容忍。但在铜混合键合中,这种容忍度要低得多。挑战不仅在于保持表面清洁,还在于控制平整度、氧化物和铜的形貌、退火性能以及高密度互连结构的机械相互作用。
Cadence公司集成电路封装和产品管理部门总监Mark Gerber在iMAPS大会上发表演讲时表示:“从集成电路架构的角度来看,我们首先要考虑的是混合键合,因为这是必需的。混合键合是必不可少的,而其主要驱动因素是时序方面的考量。在对不同的IP模块进行芯片设计和集成时,速度和时序敏感性至关重要。”
混合键合技术并非因为其简便易行而备受推崇,而是因为传统的互连方案在带宽、延迟和功耗方面日益捉襟见肘。因此,封装工程师被迫采用一种同时对两个方面都更加敏感的工艺:它仍然极易受到污染的影响,同时随着间距的缩小,它也更容易受到应力的影响。工程工程师面临的挑战也从解决单一的主要问题转变为同时解决多个紧密耦合的问题。
这也解释了为什么仿真和工艺协同优化发挥着越来越重要的作用。企业需要在制造缺陷影响良率之前对翘曲和应力进行建模,这一点尤其适用于混合键合,因为微小的几何或机械偏差都可能在下游引发更大的集成问题。
背面处理成为精度预算的一部分
随着芯片结构向更薄、更致密、更高性能方向发展,混合键合技术更具吸引力,但也使得背面处理变得更加困难。由于芯片减薄程度越来越大,其下方的支撑材料也成为精度预算的一部分。研磨、临时键合、脱粘和清洗不再是能够容忍较大工艺偏差的次要步骤。
“随着器件厚度越来越薄,研磨工艺变得更加关键,也更具挑战性,”Derami说道。“临时粘合材料的总厚度变化直接影响减薄后器件的质量和均匀性,因此必须足够小,才能实现极薄化,尤其对于HBM DRAM芯片而言。”
过去,临时粘合材料更多地被视为辅助层,虽然有用,但作用不大。随着器件厚度不断减小,情况已截然不同。如果临时粘合层的厚度变化过大,研磨结果也会随之变化。这种变化会影响后续的对准、机械稳定性和成品率。载体和粘合剂系统不仅辅助工艺,更有助于确定精度极限。
先进封装不再是由一系列可以单独优化的独立单元工艺组成,而是逐渐演变成一个累积的机械过程。某一步骤中引入的应力会影响下一步骤的可用裕量。一个步骤后轻微的位置偏移会导致下一步骤的对准公差变窄。早期看似可控的翘曲问题,在添加更多层和经历温度变化后,可能会变得难以纠正。
Synopsys公司的Lang Lin表示:“每一步都会给系统带来一定程度的压力。你必须确保每一步都不会造成过大的压力,这样下一步才能顺利进行。”
背面加工提供了一种巧妙的布线创新,但也增加了制造难度。它改变了器件结构的支撑、清洁、对准和保持方式。裸露或减薄的硅片有助于散热路径设计,但也使封装的机械不平衡程度增加,并在后续工序中更难处理。
“采用背面供电设计,需要在上面放置载片,因为这样会将硅片厚度减薄到大约五微米,”安靠公司的凯利说。“几乎完全去除了硅片,然后将电源和I/O接口从同一侧引出,但这与我们通常习惯的引出侧相反。”
残留物和污染物会加重这一负担。临时粘合层在脱粘后会留下残留物,如果清洁不当,这些残留物会引发后续问题。减薄这一物理过程只是挑战的一部分。组件还必须从支撑和脱粘工序中彻底清洁,才能顺利完成后续工序,而不会引入新的良率限制因素。
基板短缺实际上是基板本身的局限性
多年来,基板短缺一直被视为供应链问题,这固然是问题的一部分,但如今的问题远不止于供应不足。随着模块尺寸、功率和复杂性的不断增长,先进的封装技术也对传统基板平台的性能提出了更高的要求。
“每个人都在追逐这项技术,但市面上却没有足够的 200 毫米基板,”Amkor 的高级副总裁兼主流业务部门总经理 Joe Roybal 说。
需求依然旺盛,但产能却并非总能与先进封装方案的需求完全匹配。封装尺寸的增长速度超过了人们对现有方案在机械和经济效益方面的信心。
应用材料公司工艺集成工程师 Poulomi Mukherjee 在 iMAPS 会议上表示:“随着组件尺寸不断增大,晶圆上能容纳的单元数量有限,而且从晶圆级生产来看,成本和良率都不划算。如果想要满足市场需求,我们就必须转向更高尺寸的封装工艺,也就是面板级工艺。”
这就是为什么玻璃、面板加工和替代基板方案等问题总是反复出现在讨论中的原因之一。业界正在寻找一种能够支持更大尺寸组件、更高集成度以及更严苛的散热和供电要求的平台,同时又不会因自身机械结构的复杂性而崩溃。问题在于,每一种提出的解决方案都解决了一类问题,却又暴露了另一类问题。面板加工或许能提高经济效益,但会加剧翘曲和累积应力。而背面加工方案或许能提升电气性能,但却需要更激进的减薄工艺和更严格的工艺控制。
显然,新平台的采用在不同应用领域并不会趋于一致。iMAPS 大会上,人们对谷歌玻璃的热情主要源于人工智能、高性能计算和高级集成方面的讨论,但这并不意味着每个市场都准备好采取同样的行动。“我认为谷歌玻璃不会在汽车行业普及,”安靠集团的罗伊巴尔表示。
汽车封装的认证、可靠性和成本预期与人工智能加速器或尖端高性能计算模块截然不同。在汽车市场,成熟的封装类型和长期可靠性往往比新型基板平台的前景更为重要。
结论
今年封装技术讨论中最清晰的教训是,下一阶段的规模化发展与其说取决于任何单一的突破,不如说取决于整个工艺流程能否稳定到足以支持规模化。翘曲会影响对准和搬运。搬运会影响裂纹的形成和边缘损伤。减薄会影响均匀性、应力和污染风险。混合键合可以提高密度和带宽,但随着间距的缩小,它对颗粒和应力都非常敏感。过去看似独立的问题,现在已成为同一制造难题中相互依存的组成部分。
行业面临的障碍不再仅仅局限于电气方面。工程师们当然可以构想出更先进的封装架构,但如何打造出能够重复制造、清洁生产且经济高效,从而实现持续量产的架构,却是一个挑战。真正的制约因素在于材料、机械性能、热历史和良率管理等方面的工艺整合。
这一挑战正在重塑专家们对该领域的讨论方式。向更大尺寸的模块和更紧密的芯片间集成发展,迫使人们采用更全面的视角,将基板选择、载体策略、面板平整度、铜密度、脱粘清洁度和工艺顺序等因素统统考虑在内。如果解决方案在两步之后造成更大的机械性能损失,那么仅仅局部解决一个问题是不够的。规模化越来越依赖于在工艺窗口关闭之前预测整个结构的性能表现。
参考链接
https://semiengineering.com/advanced-packaging-limits-come-into-focus/
*免责声明: 文章内容系作者个人观点, 转载仅为了传达一种不同的观点, 如果有任何异议,欢迎联系 删除。
文章来源: 半导体行业观察
- 还没有人评论,欢迎说说您的想法!
